到目前为止,您不得不主要依靠 JESD204 知识产权(IP)块和 FPGA 供应商提供的支持。尽管这些 IP 块可很好地工作,但它们以支持任意配置的任何设备的方式提供。这意味着很难为您的特定用例进行了解和配置。您需要花费大量精力自己设计 IP,或从第三方 IP 提供商那里寻求 IP。但如果出现问题,第三方 IP 将需要在实现方面提供帮助和支持。
TI 自有的 JESD204 快速设计 IP 可针对您的 FPGA 平台、数据转换器和 JESD204 模式进行预配置和优化。我们的 IP 需要更少的 FPGA 资源,同时还可针对每种特定用途进行定制。另一个优点是实现 JESD204 链接仅需数小时或数天,而非数周或数月的时间。
设备模型
随着直接射频(RF)采样和超快 SerDes 与高速数据转换器的结合变得越来越普遍,对 RF 和信号完整性进行建模的能力已成为成功通过首次设计的必要条件。传统上讲,大多数供应商仅为 S 参数模型中的 ADC 提供输入阻抗信息,但 TI 的 ADC12DJ3200、ADC12DJ5200RF 和 ADC12QJ1600-Q1 高频输入器件的目标是高达 8 GHz 的采样频率,现在具有包含阻抗和频率响应信息的 S 参数模型。